CMOS-VLSI on Virtuoso Cadence -- 2

En curso Publicado hace 6 años Pagado a la entrega
En curso Pagado a la entrega

c Integrated Circuit (ASIC) implementation of an N x

N array multiplier. The ASIC will be fabricated in AMI 0.5 m CMOS technology available through

MOSIS.

CAD/CAM Ingeniería eléctrica

Nº del proyecto: #15744950

Sobre el proyecto

1 propuesta Proyecto remoto Activo hace 6 años

1 freelancer está ofertando el promedio de $231 para este trabajo

rubelsarkar161

Hi, I do have cadence virtuoso. I can provide you layout design of your project if you have schematic. If you want layout can be provided in 130/180 nm TSMC node LVS,DRC will be cleaned Thanks...

$231 USD en 200 días
(5 comentarios)
4.1