UDP data filtering using Xilinx Zynq 7000 family Socs

Cerrado Publicado hace 6 años Pagado a la entrega
Cerrado Pagado a la entrega

UDP data filtering using Xilinx Zynq 7000 family Socs (10 Gb SFP+ port)

FPGA Verilog / VHDL

Nº del proyecto: #14600641

Sobre el proyecto

6 propuestas Proyecto remoto Activo hace 6 años

6 freelancers están ofertando un promedio de $1204 por este trabajo

ducdctoandh

I am really happy to help you out of this project. I would like to introduce that I am an freelancer with 100% JOB COMPLETED in VHDL/VERILOG. Relevant Skills and Experience FPGA/VHDL/Verilog/Zynq Proposed Milestones Más

$1500 USD en 20 días
(89 comentarios)
6.9
punamsengupta

A proposal has not yet been provided

$750 USD en 25 días
(13 comentarios)
3.8
kalshareef

I have been working with ZYNQ FPGA for a while and I have a good understanding of the UDP protocol so I am confident that I can get the job done. Looking forward working with you. Relevant Skills and Experience Have b Más

$1222 USD en 20 días
(0 comentarios)
0.0